AM3352BZCZA100 Microprocessors - MPU ARM Cortex-A8 MPU

• Hatramin'ny 1-GHz Sitara™ ARM® Cortex® -A8 32‑Bit RISC Processor

- NEON™ SIMD Coprocessor

- 32KB an'ny L1 Torolàlana ary 32KB an'ny Cache Data miaraka amin'ny Fikarohana Hadisoana tokana (Parity)

- 256KB an'ny L2 Cache miaraka amin'ny kaody fanitsiana diso (ECC)

- 176KB an'ny On-Chip Boot ROM

- 64KB an'ny RAM natokana

- Emulation sy Debug - JTAG

- Controller Interrupt (hatramin'ny 128 Interrupt Requests)

• Fahatsiarovana amin'ny Chip (RAM L3 zaraina)

- 64KB an'ny General-Purpose On-Chip Memory Controller (OCMC) RAM

- Azo idirana amin'ny Master rehetra

- Manohana ny fitazonana ho an'ny fifohazana haingana

• Interface fitadidiana ivelany (EMIF)

– mDDR(LPDDR), DDR2, DDR3, DDR3L Controller:

– mDDR: 200-MHz Clock (400-MHz tahan'ny angona)

– DDR2: 266-MHz Clock (532-MHz tahan'ny angona)

– DDR3: Famantaranandro 400MHz (Tamin'ny angona 800MHz)

– DDR3L: 400-MHz Clock (800-MHz tahan'ny data)

– 16-Bit Data Bus

- 1GB amin'ny habaka azo adika tanteraka

- Manohana ny fanamboarana fitaovana fitadidiana x16 na roa x8

- General-Purpose Memory Controller (GPMC)

- Fifandraisana fitadidiana asynchronous 8-Bit sy 16-Bit Flexible miaraka amin'ny fifantenana Chip fito (NAND, NOR, Muxed-NOR, SRAM)

- Mampiasa BCH Code hanohanana 4-, 8-, na 16-Bit ECC

- Mampiasa Code Hamming hanohanana ECC 1-Bit

- Module Locator Error (ELM)

- Ampiasaina miaraka amin'ny GPMC hitadiavana ny adiresin'ny hadisoana angon-drakitra avy amin'ny polynomial Syndrome vokarina amin'ny alàlan'ny algorithm BCH

- Manohana 4-, 8-, ary 16-Bit isaky ny 512-Byte Block Error Location miorina amin'ny BCH Algorithm

• Subsyststème Unite Real-Time Programmable sy Subsystem Communication Industrial (PRU-ICSS)

- Manohana Protocols toy ny EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP ™, sy ny maro hafa

- Units roa azo zahana amin'ny fotoana tena izy (PRU)

- 32-Bit Load/Store RISC Processor afaka mandeha amin'ny 200 MHz

- 8KB an'ny fampianarana RAM miaraka amin'ny fitsirihana diso tokana (Parity)

- 8KB an'ny data RAM miaraka amin'ny fitsirihana diso tokana (Parity)

- Mpampitombo 32-Bit tokana miaraka amin'ny mpanangona 64-bit

- Ny Module GPIO nohatsaraina dia manome fanohanana Shift In/Out sy Parallel Latch amin'ny Signal External

- 12KB an'ny RAM zaraina miaraka amin'ny fitsirihana diso tokana (Parity)

- Banky misoratra anarana telo 120-byte azon'ny PRU tsirairay

– Interrupt Controller (INTC) ho an'ny fitantanana ny hetsika fampidirana rafitra

- Bus Interconnect eo an-toerana hampifandray ny Masters anatiny sy ivelany amin'ny loharanon-karena ao anatin'ny PRU-ICSS

- Periferika ao anatin'ny PRU-ICSS:

- Port UART iray miaraka amin'ny Pins Flow Control, manohana hatramin'ny 12 Mbps

- Module One Enhanced Capture (eCAP).

- Seranana Ethernet MII roa manohana ny Ethernet indostrialy, toy ny EtherCAT

- Seranana MDIO iray

• Module Power, Reset, and Clock Management (PRCM).

- Mifehy ny fidirana sy fivoahana amin'ny maodely Stand-by sy Deep-Sleep

- Tompon'andraikitra amin'ny filaharan'ny torimaso, ny filaharan'ny Power Domain Switch-off, ny Wake-up Sequencing, ary ny Power Domain Switch-on Sequencing

– Famantaranandro

- Oscillator avo lenta 15 hatramin'ny 35-MHz ampiasaina hamoronana famantaranandro fanondro ho an'ny rafitra sy famantaranandro periferika isan-karazany

- Manohana ny famantaranandro isam-batan'olona mamela sy manafoana ny fanaraha-maso ho an'ny subsystems sy periferika mba hanamora ny fanjifana herinaratra mihena

- ADPLL dimy hamorona famantaranandro rafitra (MPU Subsystem, DDR Interface, USB ary Periferika [MMC sy SD, UART, SPI, I 2C], L3, L4, Ethernet, GFX [SGX530], LCD Pixel Clock)

– Hery

- Domaine herinaratra roa tsy azo ovaina (Famantaranandro tena izy [RTC], Lojika mifoha [WAKEUP])

- Domains telo azo afindra (MPU Subsystem [MPU], SGX530 [GFX], Periferika ary fotodrafitrasa [PER])

- Mampihatra SmartReflex ™ Class 2B ho an'ny fanamafisam-peo fototra mifototra amin'ny mari-pana, ny fiovaovan'ny dingana ary ny fampisehoana (Adaptive Voltage Scaling [AVS])

- Fanamafisana ny fatran'ny tosidra (DVFS)

• Famantaranandro tena fotoana (RTC)

- Fampahalalam-baovao amin'ny fotoana tena izy (andro-volana-taona-andro amin'ny herinandro) sy ora (ora-minitra-segondra)

- Oscillator anatiny 32.768-kHz, Logika RTC ary LDO anatiny 1.1-V

- Fampidirana Power-on-Reset tsy miankina (RTC_PWRONRSTn).

- Pin fampidirana manokana (EXT_WAKEUP) ho an'ny hetsika fifohazana ivelany

- Ny fanairana azo atao dia azo ampiasaina hamoronana fiatoana anatiny amin'ny PRCM (ho an'ny Wakeup) na Cortex-A8 (ho an'ny fampahafantarana hetsika)

- Ny fanairana azo ampiasaina dia azo ampiasaina miaraka amin'ny Output ivelany (PMIC_POWER_EN) mba ahafahan'ny IC Management Power hamerina amin'ny laoniny ny sehatra tsy misy RTC.

• Periferika

- Hatrany amin'ny seranan-tsambo DRD roa USB 2.0 Haingam-pandeha (Dual-Role) miaraka amin'ny PHY mitambatra

- hatramin'ny roa Industrial Gigabit Ethernet MAC (10, 100, 1000 Mbps)

- Switch Integrated

- Ny MAC tsirairay dia manohana MII, RMII, RGMII ary MDIO Interfaces

- Ethernet MAC sy Switch dia afaka miasa tsy miankina amin'ny fiasa hafa

- IEEE 1588v1 Protocol Time Precision (PTP)

- Hatrany amin'ny seranan-tsambo roa Controller-Area Network (CAN).

- Manohana CAN Version 2 Fizarana A sy B

- Hatrany amin'ny seranana Serial Audio Multichannel roa (McASPs)

- Mandefa sy mandray famantaranandro hatramin'ny 50 MHz

- Hatramin'ny Pins Data Serial efatra isaky ny seranan-tsambo McASP miaraka amin'ny famantaranandro tsy miankina TX sy RX

- Manohana ny Time Division Multiplexing (TDM), Inter-IC Sound (I2S), ary endrika mitovy

- Manohana ny fandefasana Interface Audio nomerika (SPDIF, IEC60958-1, ary endrika AES-3)

- FIFO buffers ho an'ny fandefasana sy fandraisana (256 bita)

- hatramin'ny enina UART

- Ny UART rehetra dia manohana ny maodely IrDA sy CIR

- Ny UART rehetra dia manohana ny fanaraha-maso ny Flow RTS sy CTS

- UART1 dia manohana ny fanaraha-maso modem feno

- hatramin'ny roa Master sy Slave McSPI Serial Interfaces

- Hatramin'ny roa Chip Selects

- hatramin'ny 48 MHz

- Hatramin'ny seranana MMC telo, SD, SDIO

- 1-, 4- ary 8-Bit MMC, SD, SDIO maody

- MMCSD0 dia manana lalamby herinaratra manokana ho an'ny fampandehanana 1.8‑V na 3.3-V

- Hatrany amin'ny 48-MHz ny tahan'ny famindrana angona

- Manohana ny Card Detect sy Write Protect

- Mifanaraka amin'ny famaritana MMC4.3, SD, SDIO 2.0

- Hatramin'ny telo I 2C Master and Slave Interfaces

- Fomba mahazatra (hatramin'ny 100 kHz)

- Mode haingana (hatramin'ny 400 kHz)

- Hatramin'ny Banky efatra amin'ny Pins I/O (GPIO).

- Pins GPIO 32 isaky ny Banky (Mitambatra amin'ny Pins hafa miasa)

- Ny Pins GPIO dia azo ampiasaina ho fampidiran-dresaka (hatramin'ny fidirana roa amin'ny banky)

- Hatrany amin'ny DMA External Event Inputs izay azo ampiasaina ho toy ny Input Interrupt

– Fameram-potoana 32-bit ankapobe valo

- DMTIMER1 dia Timer 1-ms ampiasaina amin'ny Ticks System (OS).

- DMTIMER4–DMTIMER7 dia voafantina

- Timer Watchdog iray

- SGX530 3D Graphics Engine

- Architecture mifototra amin'ny taila manome polygons 20 tapitrisa isan-tsegondra

- Universal Scalable Shader Engine (USSE) dia motera maromaro misy kofehy misy ny Pixel sy Vertex Shader Functionality

- Ny endri-javatra Advanced Shader napetraka mihoatra ny Microsoft VS3.0, PS3.0 ary OGL2.0

- Fanohanana API fenitra indostrialy amin'ny Direct3D Mobile, OGL-ES 1.1 sy 2.0, ary OpenMax

- Fanovana asa tsara, fampifandanjana entana ary fitantanana herinaratra

- Fampandehanana DMA-Driven Geometry Advanced ho an'ny Fifandraisana CPU kely indrindra

– Anti-Aliasing sary avo lenta azo atao

- Adiresy fitadidiana virtoaly tanteraka ho an'ny fiasan'ny OS ao amin'ny Architecture Memory Unified

• Periferika lalao

• Automation an-trano sy indostrialy

• Fitaovana ara-pitsaboana ho an'ny mpanjifa

• Mpanonta printy

• Smart Toll Systems

• Milina mpivarotra mivarotra

• Mizana milanja

• Fanabeazana Consoles

• Kilalao mandroso