XC7A50T-2CSG324I FPGA - Laharana vavahady azo zahana an-tsaha XC7A50T-2CSG324I
♠ Famaritana ny vokatra
| Toetra vokatra | Sanda toetra |
| Mpanamboatra: | Xilinx |
| Sokajy vokatra: | FPGA - Laharana vavahady azo zahana an-tsaha |
| Andiany: | XC7A50T |
| Isan'ny singa lojika: | 52160 LE |
| Isan'ny I/Os: | 210 I/O |
| Vola famatsiana - Min: | 0.95 V |
| Vola famatsiana - Max: | 1.05 V |
| Temperature miasa ambany indrindra: | - 40 C |
| Temperature miasa ambony indrindra: | + 100 C |
| tahan'ny angona: | - |
| Isan'ny Transceiver: | - |
| fomba fametrahana: | SMD/SMT |
| Fonosana / tranga: | CSBGA-324 |
| Marika: | Xilinx |
| RAM zaraina: | 600 kbit |
| Block RAM - EBR: | 2700 kbit |
| Hamandoana saro-pady: | ENY |
| Isan'ny Block Array Logic - LAB: | 4075 LAB |
| Famatsiana herinaratra miasa: | 1 V |
| Karazana vokatra: | FPGA - Laharana vavahady azo zahana an-tsaha |
| Factory Pack Quantity: | 1 |
| Sokafika: | Programmable Logic ICs |
| Anaram-barotra: | Artix |
| Lanja iray: | 1 oz |
♠ Xilinx® 7 andiany FPGA dia misy fianakaviana FPGA efatra izay mamaly ny fepetra takian'ny rafitra, manomboka amin'ny vidiny mora, endrika kely, saro-pady, rindranasa avo lenta ka hatramin'ny bandwidth fifandraisana faran'izay avo indrindra, fahaiza-manao lojika, ary fahaiza-manao fanodinana famantarana ho an'ny fampiharana avo lenta indrindra.
Ny FPGA andiany Xilinx® 7 dia misy fianakaviana FPGA efatra izay mamaly ny fepetra takian'ny rafitra, manomboka amin'ny vidiny mora, ny endrika kely, ny sarany, ny rindranasa avo lenta mankany amin'ny bandwidth fifandraisana faran'izay avo indrindra, ny fahaiza-manao lojika, ary ny fahaiza-manao fanodinana famantarana ho an'ny fampiharana avo lenta indrindra. Ny FPGA andiany 7 dia ahitana:
• Fianakaviana Spartan®-7: Namboarina ho an'ny vidiny mora, hery ambany indrindra ary fampisehoana I/O ambony. Misy amin'ny vidiny mora, fonosana bitika kely ho an'ny dian-tongotra PCB kely indrindra.
• Fianakaviana Artix®-7: Namboarina ho an'ny fampiharana herinaratra ambany izay mitaky transceiver serial sy DSP avo lenta sy lojika. Manome ny totalin'ny vidin'ny fitaovana faran'izay ambany indrindra ho an'ny fampiharana avo lenta, saro-pady.
• Fianakaviana Kintex®-7: Namboarina ho an'ny vidiny tsara indrindra miaraka amin'ny fanatsarana 2X raha oharina amin'ny taranaka teo aloha, manome ny kilasy FPGA vaovao.
• Fianakaviana Virtex®-7: Namboarina ho an'ny fahombiazan'ny rafitra avo indrindra sy ny fahaiza-manao miaraka amin'ny fanatsarana 2X amin'ny fahombiazan'ny rafitra. Ireo fitaovana manana fahaiza-manao avo indrindra azon'ny teknolojian'ny silicon interconnect (SSI).
Namboarina tamin'ny teknolojian'ny teknolojia maoderina, avo lenta, ambany hery (HPL), 28 nm, vavahady metaly avo lenta (HKMG), andian-dahatsoratra 7 FPGAs mamela ny fitomboana tsy manam-paharoa amin'ny fampisehoana rafitra miaraka amin'ny 2.9 Tb / s amin'ny bandwidth I / O, 2 tapitrisa lojika cell capability, ary 5.3 TMAC / s DSP, raha toa kosa ny fitaovana mampiasa herinaratra 5.3 TMAC / s teo aloha. programamable ho an'ny ASSPs sy ASICs.
• Lojika FPGA avo lenta avo lenta mifototra amin'ny tena teknolojia 6-input lookup table (LUT) azo amboarina ho fahatsiarovana zaraina.
• 36 Kb dual-port block RAM miaraka amin'ny lojika FIFO naorina ho an'ny buffering data amin'ny chip.
• Teknolojia SelectIO™ tsara indrindra miaraka amin'ny fanohanana ny fifandraisana DDR3 hatramin'ny 1,866 Mb/s.
• Fifandraisana serial haingam-pandeha miaraka amin'ny transceiver multi-gigabit namboarina avy amin'ny 600 Mb / s hatramin'ny max. ny tahan'ny 6.6 Gb/s hatramin'ny 28.05 Gb/s, manolotra maodely ambany hery manokana, natao ho an'ny interface tsara chip-to-chip.
• Fifandraisana analoga azo amboarina ho an'ny mpampiasa (XADC), ahitana mpanova analog-to-digital 12-bit 1MSPS roa miaraka amin'ny sensor thermal sy famatsiana on-chip.
• Sakafo DSP miaraka amin'ny 25 x 18 multiplier, 48-bit accumulator, ary pre-adder ho an'ny sivana avo lenta, ao anatin'izany ny sivana coefficient symmetric tsara indrindra.
• Taila fitantanana famantaranandro mahery vaika (CMT), fampifangaroana ny loop (PLL) sy ny blocs manager clock mode mixte (MMCM) ho an'ny precision avo lenta sy jitter ambany.
• Alefaso haingana ny fanodinana mipetaka amin'ny processeur MicroBlaze™.
• Sakana mitambatra ho an'ny PCI Express® (PCIe), ho an'ny x8 Gen3 Endpoint sy Root Port design.
• Karazana safidy maro samihafa, anisan'izany ny fanohanana ny fahatsiarovana entana, 256-bit AES encryption miaraka amin'ny HMAC/SHA-256 authentication, ary naorina-in SEU detection sy fanitsiana.
• Famonoana flipchip mora vidy, fatorana tariby, fametahana flipchip tsy misy fangarony, ary fametahana fametahana fanindroany avo lenta izay manome fifindra-monina mora eo amin'ny mpianakavy ao anaty fonosana iray ihany. Ny fonosana rehetra misy ao amin'ny Pb-free ary ny fonosana voafantina amin'ny safidy Pb.
• Natao ho an'ny fampisehoana avo lenta sy hery ambany indrindra amin'ny 28 nm, HKMG, HPL process, 1.0V core voltage process technology ary 0.9V core voltage safidy ho an'ny hery ambany kokoa.
